Молимо вас користите овај идентификатор за цитирање или овај линк до ове ставке:
https://open.uns.ac.rs/handle/123456789/14487
Назив: | Ultralow-latency hardware-in-the-loop platform for rapid validation of power electronics designs | Аутори: | Majstorovic D. Celanovic I. Teslic N. Celanovic N. Katić, Vladimir |
Датум издавања: | 1-окт-2011 | Часопис: | IEEE Transactions on Industrial Electronics | Сажетак: | This paper introduces a unified approach to the validation of power-electronics (PE) control hardware, firmware, and software designs. It is based on a scalable application-specific ultralow-latency (ULL) digital processor core. The proposed ULL processor core simulates PE converters and systems comprising multiple power converters with a fixed 1-μs simulation time step and latency, regardless of the size of the system. Owing to its ULL, the proposed platform enables the fully automatic testing and validation of the complete PE design comprising component safe-operating-area validation, system protection, firmware, and software implementation as well as overall system performance optimization. © 2011 IEEE. | URI: | https://open.uns.ac.rs/handle/123456789/14487 | ISSN: | 2780046 | DOI: | 10.1109/TIE.2011.2112318 |
Налази се у колекцијама: | FTN Publikacije/Publications |
Приказати целокупан запис ставки
SCOPUSTM
Навођења
111
проверено 20.11.2023.
Преглед/и станица
37
Протекла недеља
9
9
Протекли месец
0
0
проверено 10.05.2024.
Google ScholarTM
Проверите
Алт метрика
Ставке на DSpace-у су заштићене ауторским правима, са свим правима задржаним, осим ако није другачије назначено.